AutomatizaciónLatAm
← PLC y Control

Diodes lanza generador de reloj PCIe 7.0 con jitter ultrabajo

19 de mayo de 2026 · Fuente original: Electronics Weekly

Diodes lanza generador de reloj PCIe 7.0 con jitter ultrabajo — PLC y Control

Foto: Norman P. Jouppi, George Kurian, Sheng Li, Peter Ma, Rahul Nagarajan, Lifeng Nai, Nishant Patil, Suvinay Subramanian, Andy Swing, Brian Towles, Cliff Young, Xiang Zhou, Zongwei Zhou, and David Patterson · Openverse · CC BY 4.0

Diodes presenta el PI6CG33A06, un generador de reloj PCIe 7.0 con seis salidas y jitter inferior a 30 femtosegundos, diseñado para infraestructuras de IA de próxima generación que requieren referencias de tiempo ultra estables a 128.0 GT/s.

Contexto: la importancia del timing en infraestructuras PCIe 7.0

La interconexión PCIe 7.0 representa el estándar de próxima generación para comunicaciones de alta velocidad en servidores y sistemas de computación acelerada. A velocidades de transferencia de 128.0 gigatransferencias por segundo (GT/s), la estabilidad del reloj de referencia se vuelve crítica: cualquier fluctuación temporal (jitter) puede degradar la integridad de la señal y comprometer la confiabilidad de la transmisión de datos.

El componente PI6CG33A06 de Diodes

El nuevo generador de reloj PI6CG33A06 es un circuito integrado especializado con capacidad de seis salidas independientes de reloj. Su característica más destacada es el jitter de fase inferior a 30 femtosegundos (fs), una métrica que mide la variación aleatoria en el tiempo de los pulsos del reloj. Para contexto, 30 fs equivale a 0.00000000000003 segundos; a estas escalas de tiempo, cualquier desviación puede acumular errores en billones de ciclos por segundo.

Diodes enfatiza que este componente está optimizado específicamente para infraestructuras de inteligencia artificial, donde múltiples procesadores, memorias y aceleradores (GPUs, TPUs) deben sincronizarse con precisión extrema. Las seis salidas permiten sincronizar múltiples dominios de reloj en una plataforma compleja sin cascadas de buffers adicionales que introducirían latencia o jitter secundario.

Especificaciones técnicas y ventajas operacionales

El PI6CG33A06 integra un oscilador de cristal controlado (XO) de bajo ruido de fase y distribuidores de reloj con topología de árbol, minimizando el skew (desviación de tiempo) entre salidas a nivel de picosegundos. Esto es fundamental en aplicaciones donde múltiples chips deben operarse en sincronía para alcanzar coherencia de caché y consistencia de datos.

El componente soporta las exigencias térmicas y de integridad de señal de servidores de alta densidad, equipos de refrigeración líquida y racks de computación de borde. Su arquitectura de bajo consumo y alta integración reducen la necesidad de circuitería periférica, simplificando el diseño de placas madre y aceleradores.

Implicaciones para fabricantes y operadores en Latinoamérica

Esta innovación beneficia directamente a fabricantes de equipos OEM en la región que ensamblan servidores, nodos de computación y plataformas de IA edge. Contar con componentes de referencia de reloj de clase mundial disponibles comercialmente permite que empresas locales diseñen y produzcan sistemas competitivos sin depender de integraciones propietarias o importaciones de componentes especializados.

Para operadores de data centers y plantas industriales con requisitos de procesamiento de IA en tiempo real—análisis de visión de máquina, optimización de procesos, análisis predictivo—una mejor estabilidad de reloj traduce a menor latencia y mayor confiabilidad en la toma de decisiones críticas. Esto es particularmente relevante en sectores como manufactura inteligente, donde microgrids y sistemas de control distribuido dependen de sincronización precisa entre nodos remotos.

Este resumen es un análisis original. Para leer la noticia completa visita la fuente original: Electronics Weekly →

Sigue leyendo en PLC y Control